存储系统性能 - 带宽计算

年前最后一场技巧盛宴 | 1月27日与京东、日记易技巧大年夜咖畅聊智能化运维成长趋势！

碰到过很多同业、客户问我：“xxx存储体系毕竟最大年夜支撑若干【IOPS】？”，这真不好说，因为手里确切没有测试数据。更何况，IOPS与i/o size、random/sequential、read/write ratio、App threading-model、response time baseline等诸多身分相干，这些身分组合起来便可以描述一种类型的I/O，我们称之为【I/O profile】。不合的身分组合获得的IOPS都不一样，平日我们看到的【标称IOPS】都是在某一个固定组合下测得的，拿到你本身的临盆情况中，未必能达到标称值。这也是为什么要做前期的performance analysis/sizing的缘故。

直到有人如许问我：“xxx存储体系毕竟最大年夜支撑若干【带宽】？"我愣了下，细心想想，硬件机能极限就摆在那，基于bandwidth = Frequency * bit-width，并且很多须要的数据都是公开的，东拼西凑应当可以算出个大年夜概。

我并不是Performance专家，大年夜未做过Performance Consulting/Sizing方面的工作，最多也执偾做过机能方面的分析/排错，所以这篇文┞仿的精确性多半存在不靠谱的处所，读者推敲着看吧。

在读文┞仿之前，建议先看一下如下计算公式和名词。

计算公式：

Real-world result = nominal * 70% -> 我所标称的数据都是*70%以尽可能接近实际数据，但如不雅别的供给了由材料获得的更为精确的数据，则以其为准。
Bandwidth = frequency * bit-width

QPI带宽：假设QPI频率==2.8 Ghz

× 2 bits/Hz (double data rate)

× 20 (QPI link width)

× (64/80) (data bits/flit bits)

× 2 (unidirectional send and receive operating simultaneously)

÷ 8 (bits/byte)

= 22.4 GB/s

术语：

Westmere -> Intel CPU微架构的名称
GB/s -> 每秒传输的byte数量
Gb/s -> 每秒传输的bit数量
GHz -> 根据具体操作而言，可所以单位时光内运算的次数、单位时光内传输的次数 (也可所以GT/s)
1byte = 8bits
IOH -> I/O Hub，处于传统北桥的地位，是一颗桥接芯片。
QPI -> QuickPathInterconnect，Intel前端总线（FSB）的替代者，可以认为是AMD Hypertransport的竞争敌手
MCH -> Memory Controller Hub，内置于CPU中的内存控制器，与CPU直接通信，无需走体系总线
PCI Express(Peripheral Component InteconnectExpress, PCIe) - 一种计算机扩大总线(Expansion bus)，实现外围设备与计算机体系内部硬件（包含CPU和RAM）之间的数据传输。
Overprovisioning - 比如 48*1Gbps access port交换机，平日只有4*1Gbps uplink，那么overprovisioning比 = 12:1
PCI-E 2.0每条lane的理论带宽是500MB/s
X58 – 相当于传统的北桥，只不过不再带有内存控制器，Code name = Tylersburg
Lane - 一条lane由一对发送/接收差分线(differential line)构成，共4根线，全双工双向字节传输。一个PCIe slot可以有1-32条lane，以x前缀标识，平日最大年夜是x16。
Interconnect - PCIe设备经由过程一条逻辑连接(interconnect)进行通信，该连接也称为Link。两个PCIe设备之间的link是一条获得点的通道，用于收发PCI请求。大年夜物理层面看，一个link由一条或多条Lane构成。低速设备应用single-lane link，高速设备应用更宽的16-lane link。

相干术语：

address/data/control line
资本共享 ->资本仲裁
时钟筹划（Clock Scheme）
Serial Bus

Per lane (each direction):

v1.x: 250 MB/s (2.5 GT/s)
v2.x: 500 MB/s (5 GT/s)
v3.0: 1 GB/s (8 GT/s)
v4.0: 2 GB/s (16 GT/s)

16 lane slot (each direction):

v1.x: 4 GB/s (40 GT/s)
v2.x: 8 GB/s (80 GT/s)
v3.0: 16 GB/s (128 GT/s)

机能是【端到端】的，中心任何一个环节都有本身的机能极限，它并不像一根平均水管，端到端机能一致。存储体系显然是不均衡的 ->overprovisioning。我将以中端存储体系为例，高端存储过于复杂，硬件构造可能都是私有的，而中端体系相对简单，就以一种双控制器、SAS后端、x86架构的存储体系为例。为了便利名称引用，我们就称他为Mr.Block_SAN吧。

控制器上看得见摸得着，又可以让我们算一算的器械也就是CPU、内存、I/O模块，不过我今天会带上一些极为重要但却轻易忽视的组件。先上一张简图（字难看了点，见谅），这是极为简化的计算机体系构成，很多中端存储控制器也就这么回事儿。

1/2 1 2 下一页尾页

　　推荐阅读

　　镜像服务器是什么？镜像服务器作用？

年前最后一场技巧盛宴 | 1月27日与京东、日记易技巧大年夜咖畅聊智能化运维成长趋势！办事器的种类很多，个中>>>详细阅读

本文标题：存储系统性能 - 带宽计算

地址：http://www.17bianji.com/lsqh/40431.html

1/2 1